• 69 引用
  • 5 h指数
1991 …2017

年単位の研究成果

Pureに変更を加えた場合、すぐここに表示されます。

個人プロファイル

Personal profile

to be determined

フィンガープリント Koji Yamazakiが有効な場合、研究トピックを掘り下げます。このトピックラベルは、この人物の業績からのものです。これらはともに一意のフィンガープリントを構成します。

ネットワーク 最近の国レベルでの外部協力。点をクリックして詳細を開いてください。

研究成果

  • 69 引用
  • 5 h指数
  • 11 Conference contribution
  • 7 Article
  • 6 Conference article

A diagnostic fault simulation method for a single universal logical fault model

Hosokawa, T., Takano, H., Yamazaki, H. & Yamazaki, K., 5 5 2017, Proceedings - 2017 IEEE 22nd Pacific Rim International Symposium on Dependable Computing, PRDC 2017. Kitakami, M., Kim, D. S. & Varadharajan, V. (版). IEEE Computer Society, p. 217-218 2 p. 7920618. (Proceedings of IEEE Pacific Rim International Symposium on Dependable Computing, PRDC).

研究成果: Conference contribution

  • 3 引用 (Scopus)

    Diagnosing resistive open faults using small delay fault simulation

    Yamazaki, K., Tsutsumi, T., Takahashi, H., Higami, Y., Yotsuyanagi, H., Hashizume, M. & Saluja, K. K., 1 1 2013, : : Proceedings of the Asian Test Symposium. p. 79-84 6 p., 6690619.

    研究成果: Conference article

  • 1 引用 (Scopus)

    A method for diagnosing resistive open faults with considering adjacent lines

    Takahashi, H., Higami, Y., Takamatsu, Y., Yamazaki, K., Tsutsumi, T., Yotsuyanagi, H. & Hashizume, M., 1 12 2010, ISCIT 2010 - 2010 10th International Symposium on Communications and Information Technologies. p. 609-614 6 p. 5665061. (ISCIT 2010 - 2010 10th International Symposium on Communications and Information Technologies).

    研究成果: Conference contribution

  • 6 引用 (Scopus)

    Evaluation of transition untestable faults using a multi-cycle capture test generation method

    Yoshimura, M., Ogawa, H., Hosokawa, T. & Yamazaki, K., 2010, Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2010. p. 273-276 4 p. 5491771. (Proceedings of the 13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2010).

    研究成果: Conference contribution

  • 1 引用 (Scopus)

    Output voltage estimation of a floating interconnect line caused by a hard open in 90nm ICs

    Manabe, K., Yamada, Y., Yotsuyanagi, H., Tsutsumi, T., Yamazaki, K., Higami, Y., Takahashi, H., Takamatsu, Y. & Hashizume, M., 1 12 2010, ISCIT 2010 - 2010 10th International Symposium on Communications and Information Technologies. p. 603-608 6 p. 5665062. (ISCIT 2010 - 2010 10th International Symposium on Communications and Information Technologies).

    研究成果: Conference contribution